【日本專家】先進HBM封裝記憶體與AI/HPC應用 | 三建產業資訊

一、Fundamentals of Logic-on-memory integration to leverage RDL and micro-bumping
二、TSV process and die stacking for HBM  
三、Wafer level Hybrid bonding for CIS, 3D NAND, 
四、CoW(D2W) Hybrid bonding for next Gen. HBM
五、3D Fan-Out memory module for hyper digital twinning

■經歷：
專長於半導體封裝設備及材料領域。
任職東芝半導體期間，曾歷經Si晶圓、LSI製程開發(先端Device精細化)、Bumping、ChipｰPackage Interaction、半導體設備3D-IC製程開發、Memory事業（TSV、WLP、模組的產品化開發）

- 加入東芝記憶體，並調往東芝株式會社（記憶體部門）
- 加入東芝株式會社，先後從事矽晶圓開發、Si CMOS 元件開發、金屬薄膜成膜、多層配線