三建技術課程
2025/11/06(四),09:30-16:30
台南+線上+新竹
隨著生成式AI的快速發展，龐大的數據處理需求被集中於資料中心與基地台。為了以超高速、低功耗與低損失進行這些處理，對半導體晶片的性能提出了更高要求。因此，除了傳統的微縮技術（前段製程），堆疊化的發展方向（先進封裝；後段製程）也逐漸受到關注。
本次講演將首先說明先進半導體封裝技術的基礎。在此部分，將解說作為核心技術的2.5D封裝技術（如CoWoS）的特點與挑戰。接著，說明厚膜光阻材料的特性，並介紹未來晶片間連接所需的重新配線層（RDL；Re-Distribution Layer）形成製程的現狀、需求與課題，最後展望其未來發展方向。
一、先進半導體封裝技術的基礎、課題與未來展望
1-1 Flip-Chip BGA（FC-BGA）
1-2 Fan-Out Wafer-Level Package（FOWLP）
．Integrated Fan-Out（InFO）
1-3 2.5D 封裝技術
．矽中介層型（Silicon Interposer）（如：CoWoS-S、I-CubeS）
．有機中介層型（Organic Interposer）（如：CoWoS-R、R-Cube）
．矽橋接型（Silicon Bridge）（如：CoWoS-L、EMIB、I-CubeE）
1-4 3D IC（立體積體電路）
二、厚膜光阻的特性
2-1 厚膜光阻的應用領域
2-2 厚膜光阻的性能與課題
2-3 厚膜光阻的材料組成
三、RDL（再配線層）形成製程的現狀、需求與課題，以及未來展望
3-1 技術發展藍圖（Roadmap）
3-2 SAP方式（Semi-Additive Process）
3-3 Damascene CMP方式（鑲嵌化學機械研磨）
．Damascene CMP用圖案形成方法
．有機介電材料的應用與挑戰
日本退役專家，業界任職期間從事IC微影製程、抗蝕劑和微細加工用材料的開發。退休後轉職學校單位，繼續研發光阻材料及EUV光阻。
■學歷：
大阪大學 工學博士
■團報3位始得參加線上視訊
| 報名1位 | 報名2位 | 報名3位 | |
|---|---|---|---|
| 原價 (+) | 6,615 | 6,300 | 5,985 |
| 自費 (=) | 6,615 | 6,300 | 5,985 |